Phương Huyền
Writer
TSMC, gã khổng lồ sản xuất chip Đài Loan, đang đặt cược lớn vào công nghệ 1.6nm (A16) với tham vọng sản xuất hàng loạt vào cuối năm 2026, ngay sau khi triển khai chip 2nm (N2) vào cuối năm 2025. Tuy nhiên, con đường chinh phục đỉnh cao công nghệ này đầy rẫy chông gai, đặc biệt là với việc ứng dụng mạng cấp nguồn mặt lưng (BSPDN) tiên tiến.
Tại sự kiện ở Amsterdam, Hà Lan, TSMC tự tin tuyên bố về khả năng sản xuất hàng loạt A16. Điểm nhấn của công nghệ này nằm ở BSPDN, cho phép cung cấp điện năng vượt trội, định tuyến toàn bộ điện năng qua mặt sau của chip và tăng mật độ bóng bán dẫn. So với N2P, A16 hứa hẹn tăng hiệu suất 8-10% ở cùng điện áp hoặc giảm 15-20% công suất ở cùng tần số, đồng thời tăng mật độ chip lên đến 10%.
Tuy nhiên, BSPDN cũng đặt ra những thách thức kỹ thuật đáng kể. Việc định tuyến lại hoàn toàn mạng lưới cung cấp điện đòi hỏi nỗ lực thiết kế lớn. Hơn nữa, việc tản nhiệt trở nên khó khăn hơn khi các điểm nóng của chip nằm dưới một lớp dây dẫn.
Theo Ken Wang, Giám đốc bộ phận khám phá giải pháp thiết kế của TSMC, kiến trúc bóng bán dẫn A16 tương tự N2, giúp đơn giản hóa quá trình chuyển đổi. Tuy nhiên, thiết kế chip với BSPDN đòi hỏi những thay đổi sâu rộng trong quy trình thiết kế, bao gồm sử dụng phần mềm định vị và định tuyến mới, xây dựng lại cây xung nhịp, phân tích sụt áp IR khác biệt và xử lý các miền năng lượng không đồng nhất.
Công nghệ đường ray siêu năng lượng (SPR) của TSMC, một phần của BSPDN, kết nối trực tiếp nguồn điện với từng bóng bán dẫn, tối ưu hóa hiệu suất và hiệu quả năng lượng. Thậm chí, công nghệ này được đánh giá là vượt trội hơn cả PowerVia của Intel về độ phức tạp.
Để hỗ trợ quá trình thiết kế phức tạp này, TSMC cam kết cập nhật các công cụ EDA và phần mềm mô phỏng. "A16 là công nghệ có thiết kế phức tạp và PDN dày đặc. Chúng tôi đang triển khai một chương trình hỗ trợ EDA toàn diện cho A16", ông Wang khẳng định.
Tại sự kiện ở Amsterdam, Hà Lan, TSMC tự tin tuyên bố về khả năng sản xuất hàng loạt A16. Điểm nhấn của công nghệ này nằm ở BSPDN, cho phép cung cấp điện năng vượt trội, định tuyến toàn bộ điện năng qua mặt sau của chip và tăng mật độ bóng bán dẫn. So với N2P, A16 hứa hẹn tăng hiệu suất 8-10% ở cùng điện áp hoặc giảm 15-20% công suất ở cùng tần số, đồng thời tăng mật độ chip lên đến 10%.
Tuy nhiên, BSPDN cũng đặt ra những thách thức kỹ thuật đáng kể. Việc định tuyến lại hoàn toàn mạng lưới cung cấp điện đòi hỏi nỗ lực thiết kế lớn. Hơn nữa, việc tản nhiệt trở nên khó khăn hơn khi các điểm nóng của chip nằm dưới một lớp dây dẫn.
Theo Ken Wang, Giám đốc bộ phận khám phá giải pháp thiết kế của TSMC, kiến trúc bóng bán dẫn A16 tương tự N2, giúp đơn giản hóa quá trình chuyển đổi. Tuy nhiên, thiết kế chip với BSPDN đòi hỏi những thay đổi sâu rộng trong quy trình thiết kế, bao gồm sử dụng phần mềm định vị và định tuyến mới, xây dựng lại cây xung nhịp, phân tích sụt áp IR khác biệt và xử lý các miền năng lượng không đồng nhất.
Công nghệ đường ray siêu năng lượng (SPR) của TSMC, một phần của BSPDN, kết nối trực tiếp nguồn điện với từng bóng bán dẫn, tối ưu hóa hiệu suất và hiệu quả năng lượng. Thậm chí, công nghệ này được đánh giá là vượt trội hơn cả PowerVia của Intel về độ phức tạp.
Để hỗ trợ quá trình thiết kế phức tạp này, TSMC cam kết cập nhật các công cụ EDA và phần mềm mô phỏng. "A16 là công nghệ có thiết kế phức tạp và PDN dày đặc. Chúng tôi đang triển khai một chương trình hỗ trợ EDA toàn diện cho A16", ông Wang khẳng định.
